Produktegenskaper:
TYP | BESKRIVA |
kategori | Integrerad krets (IC) Inbäddad System-på-chip (SoC) |
tillverkare | AMD Xilinx |
serier | Zynq®-7000 |
paket | bricka |
Produktstatus | Till salu |
strukturera | MCU, FPGA |
Core-processor | Dual-core ARM® Cortex®-A9 MPCore™ med CoreSight™ |
Storlek på flashminnet | - |
RAM-storlek | 256KB |
kringutrustning | DMA |
Anslutningsförmåga | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
fart | 667 MHz |
Huvudattribut | Artix™-7 FPGA, 85K logikenhet |
Arbetstemperatur | -40°C ~ 100°C (TJ) |
Paket/bostad | 484-LFBGA, CSPBGA |
Leverantörsenhetspaket | 484-CSPBGA(19x19) |
I/O-nummer | 130 |
Grundproduktnummer | XC7Z020 |
Miljö- och exportklassificering:
ATTRIBUT | BESKRIVA |
RoHS-status | Följ ROHS3-specifikationen |
Fuktkänslighetsnivå (MSL) | 3 (168 timmar) |
REACH-status | Icke-REACH-produkter |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Zynq-7000 SoC första generationens arkitektur:
Zynq®-7000-familjen är baserad på Xilinx SoC-arkitekturen.Dessa produkter integrerar ett funktionsrikt dual-core eller single-core ARM® Cortex™-A9 baserat bearbetningssystem (PS) och 28 nm Xilinx programmerbar logik (PL) i en enda enhet.ARM Cortex-A9-processorerna är hjärtat i PS:n och inkluderar även on-chip-minne, externa minnesgränssnitt och en rik uppsättning perifera anslutningsgränssnitt.Processing System (PS) ARM Cortex-A9-baserad applikationsprocessorenhet (APU) • 2,5 DMIPS/MHz per CPU • CPU-frekvens: Upp till 1 GHz • Sammanhängande stöd för flera processorer • ARMv7-A-arkitektur • TrustZone®-säkerhet • Thumb®-2-instruktion set • Jazelle® RCT exekvering Miljöarkitektur • NEON™ mediabearbetningsmotor • Enkel och dubbel precision Vector Floating Point Unit (VFPU) • CoreSight™ och Program Trace Macrocell (PTM) • Timer och avbrott • Tre watchdog-timers • En global timer • Två trippeltimerräknare cacher • 32 KB nivå 1 4-vägs set-associativ instruktion och datacchar (oberoende för varje CPU) • 512 KB 8-vägs set-associativ nivå 2 cache (delad mellan CPU:erna) • Stöd för byteparitet On-Chip-minne • On-chip-start-ROM • 256 KB on-chip RAM (OCM) • Stöd för byteparitet Externa minnesgränssnitt • Multiprotokoll dynamisk minneskontroller • 16-bitars eller 32-bitars gränssnitt till DDR3, DDR3L, DDR2 eller LPDDR2-minnen • ECC-stöd i 16-bitarsläge • 1 GB adressutrymme med sing8-, 16- eller 32-bitars breda minnen • Statiska minnesgränssnitt • 8-bitars SRAM-databuss med upp till 64 MB stöd • Parallell NOR flash-stöd • ONFI1.0 NAND-flash-stöd (1-bitars ECC ) • 1-bitars SPI, 2-bitars SPI, 4-bitars SPI (quad-SPI), eller två quad-SPI (8-bitars) seriell NOR-blixt 8-kanals DMA-styrenhet • Minne-till-minne, minne-till - perifer, perifer-till-minne och scatter-gather transaktionsstöd I/O kringutrustning och gränssnitt • Två 10/100/1000 tri-speed Ethernet MAC kringutrustning med IEEE Std 802.3 och IEEE Std 1588 version 2.0 stöd • DMA-gather stöd kapacitet • Erkännande av 1588 rev.2 PTP-ramar • GMII-, RGMII- och SGMII-gränssnitt • Två USB 2.0 OTG-kringutrustning, som var och en stöder upp till 12 Endpoints • USB 2.0-kompatibel enhets IP-kärna • Stöder på språng, höghastighet, fullhastighet och låg- hastighetslägen • Intel EHCI-kompatibel USB-värd • 8-bitars ULPI externt PHY-gränssnitt • Två fullständiga CAN 2.0B-kompatibla CAN-bussgränssnitt • CAN 2.0-A och CAN 2.0-B och ISO 118981-1 standardkompatibel • Externt PHY-gränssnitt • Två SD /SDIO 2.0/MMC3.31-kompatibla styrenheter • Två full-duplex SPI-portar med tre perifera chip-val • Två höghastighets UART (upp till 1 Mb/s) • Två master- och slav-I2C-gränssnitt • GPIO med fyra 32-bitars banker , varav upp till 54 bitar kan användas med PS I/O (en bank på 32b och en bank på 22b) och upp till 64 bitar (upp till två banker på 32b) ansluten till den programmerbara logiken • Upp till 54 flexibla multiplexerad I/O (MIO) för perifera stifttilldelningar Sammankoppling • Högbandbreddsanslutning inom PS och mellan PS och PL • ARM AMBA® AXI-baserad • QoS-stöd på kritiskal masters för latens och band.